jifu的共享空间: PCB设计相关

jifu 的个人资料jifu的共享空间日志列表留言簿更多

工具

帮助

日志

摘要

排列方式：

<< 第一页 < 上一页下一页 > 最后一页 >>

11月10日

在PROTEL 99SE里用SEPCCTRA全自动布线

SPECCTRA安装记实
如何在PROTEL99SE下使用specctra三步解决
1，先把PROTEL99SE的SERVERS下的ROUTECCT卸栽。
2，把PROTEL99SE目录下：ROUTER32.DLL和SYSTEM下的ROUTE.RUL,ROUTECCT.*的文件复制
    到SPECCTRA的BIN目录下.
3,再在PROTEL99SE下把ROUTECCT服务安装,记得要选SPECCTRA的BIN目录下的ROUTECCT.INS.
     这里要讲的全自动布线是以SEPCCTRA为基础的.SPECCTRA是CANDENCE公司出品的一个全自动布线工具,
具有真正的无栅格布线能力.在PROTEL 99SE 汉化版里进行全自动布线,一搬都使用PROTEL+SPECCTRA的组合.
PROTEL提供了SPECCTRA的接口.在PROTEL99的：自动布线菜单里,可以看到SPACCTRA 程序子菜单,里面共有4个
工具.
1:向导,由于兼容问题,我不推荐使用.
2:设置导出属性,用以设定栅格等参数,需要注意的是,Specctra 属性使用默认的FST就好了.
3:输出设计文件菜单.设定好参数后,就使用这个工具输出设计文件,设计文件是一个后缀名为DSN的文本文件.
4:导入设计文件菜单.:Specctra输入布线文件.布线完后,我们可以从中输出布线v文件,后缀名是RTE,这个工具就是用以读入RTE文件的.
    （很多的朋友都说不能使用SEPCCTRA全自动布线，其实你要先安装SEPCCTRA15.0，并且不要改变安装目录，
然后再安装PROTEL 99SE，你导出的.DSN文件也请保存在C:\\Padspwr里就可以用啦）
      下面是一个实际的布线过程.我先以Protel99为例.
    输入原理图,产生网表,并装入到PCB环境,布局,这几步没有特别的要求.布局完后,设定布线规则,然后手动布
你需要特别注意的线,如地线和电源.在你准备输出Specctra设计文件之前,一定记得要运行规则检查,使你的设计
没有犯错误,否则Specctra可能出现问题..Protel里的布线规则会写入设计文件,所以布线层面一定要在Protel里
设定好,但转角模式,线宽都是可以在Specctra里重新设定的.如果你有预布线,还要在,Autoroute->Setup里选
中Lock All Preroutes,否则预布线将被Specctra覆盖.以上设定完后,
用Auto Route->Speccta Interface->Export Design File输出设计文件,假定名为efancier.dsn.然后启动Specctra,
有一个Please Enter The Path to The Design File的对话框会出现,在Design/Session File栏里按Brows选
中efancier.dsn将其装入,按Start Specctra即可进入程序界面.
      Sepcctra有布线和布局两种模式,File菜单的正下方有两个小图标,用以选择模式.我们这里只使用布线模式,
Specctra菜单比较简单,从英文即可知道其意思.在本例里,我们不需要在SPECCTRA里设定任何其他Rule,因为我们
已经在Protel里设定过了,所以我们直接进入AutorRoute菜单,在AutorRoute->Setup里设定我们需要
的WireGride,Via Gride,安全间距,线宽,如果你要使用45度布线,一定要选Diagonal Ruote为Always,设定完后,
点OK,然后Autor Route->Route即可开始布线.
       在布线过程中,你可以看到布线进度,有时候系统出现警告对话框,不要理会,按OK即可.布线结束后,
File->Whrite->Routes即可输出布线文件,假定名为efancier.rte.
    现在回到Protel PCB环境, Auto Route->Speccta Interface->Import Design File,读入efancier.rte,布线即告完成.
FAQ.
1:很多时候,Specctra装入DSN文件时,会提示The Valvue of Input Date Could Be Too Large,并出现Erro对话框,
是说PROTEL设定分辨率太高,这时你只要用记事本打开DSN文件,将第二行的(resolution MIL 10000)改为(resolution MIL 100)即可.
2:有时候,如果你的DSN文件放在根目录下,Specctra会提示找不到文件,我还不确定是什么问题,但你只要不这样做就可以.

原帖地址:http://hi.baidu.com/goodoop/blog/item/5a3805f753ffc427720eecaa.html

13:14 | 添加评论 | 固定链接 | 写入日志 | PCB设计相关

10月19日

cadence capture cis 属性设置 filter by 只剩1项了,解决办法~

cadence capture cis 属性设置 filter by 只剩1项了,解决办法为:

恢复 Cadence\SPB_15.7\tools\capture\prefprop.txt .

其中prefprop.txt 的内容为:

(PropertyFilters
  (Orcad-Capture
    (Parts "" "" "" 0
      (Value show)
      (Reference show)
      (Designator show)
      ("PCB Footprint" show)
      ("Power Pins Visible" show)
      (Primitive show)
      ("Source Library" show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show)
      ("Part Reference" hide))
    ("Schematic Nets" "" "" "" 0
      (ID show)
      (Name show))
    (Pins "" "" "" 0
      (Name show)
      (Number show)
      ("Net Name" show)
      (Type show)
      ("Is No Connect" show))
    ("Title Blocks" "" "" 0
      (Title show)
      (Document show)
      (OrgName show)
      (OrgAddr1 show)
      (OrgAddr2 show)
      (OrgAddr3 show)
      (OrgAddr4 show)
      ("Cage Code" optional)
      (RevCode show)
      ("Page Number" show)
      ("Page Count" show)
      ("Page Create Date" show)
      ("Page Modify Date" show)
      ("Schematic Name" show)
      ("Source Library" show)
      ("Source Symbol" show))
    ("Displayed Properties" "" "" 0
      ("Property Name" show)
      (Value show))
    (Ports "" "" "" 0
      (Name show)
      (Type show)
      ("Connected Net name" show)
      ("Source Library" show)
      ("Source Symbol" show))
    (Aliases "" "" 1
      (Name show))
    (Globals "" "" 1
      (Name show))
    ("Flat Nets" "" "" "" 0
      (ID show)
      (Name show)))
  (Cadence-Allegro
    (Parts
      (ALT_SYMBOLS show)
      (BOM_IGNORE show)
      (CLASS show)
      (COMPONENT_WEIGHT show)
      (CURRENT show)
      (DENSE_COMPONENT show)
      (Designator show)
      (DEVICE show)
      (DEVICE_LABEL show)
      (EMC_COMP_TYPE show)
      (EMC_CRITICAL_IC show)
      (FIX_ALL show)
      (FIXED show)
      (GROUP show)
      (HARD_LOCATION show)
      (HEIGHT show)
      (Implementation show)
      ("Implementation Type" show)
      ("Implementation Path" show)
      (INSERTION_CODE show)
      (MAX_POWER_DISS show)
      (NO_PIN_ESCAPE show)
      (NO_ROUTE show)
      (NO_SWAP_GATE show)
      (NO_SWAP_GATE_EXT show)
      (NO_SWAP_PIN show)
      (PART_NUMBER show)
      ("Part Reference" hide)
      ("PCB Footprint" show)
      (PIN_ESCAPE show)
      (PINUSE show)
      (PLACE_TAG show)
      (POWER_GROUP show)
      ("Power Pins Visible" show)
      (Primitive show)
      (RATED_MAX_TEMP show)
      (REFERENCE show)
      (REUSE_INSTANCE show)
      (REUSE_MODULE show)
      (ROOM show)
      (SIGNAL_MODEL show)
      ("Source Library" show)
      (SWAP_GROUP show)
      (T_TEMPERATURE show)
      (TOL show)
      (VALUE show)
      (VOLTAGE show)
      (propagation_delay show))
    ("Schematic Nets"
      (BUS_NAME show)
      (CLOCK_NET show)
      (DIFFERENTIAL_PAIR show)
      (ECL show)
      (ECL_TEMP show)
      (ELECTRICAL_CONSTRAINT_SET show)
      (EMC_CRITICAL_NET show)
      (ID show)
      (MAX_EXPOSED_LENGTH show)
      (MAX_FINAL_SETTLE show)
      (MAX_OVERSHOOT show)
      (MAX_VIA_COUNT show)
      (MIN_BOND_LENGTH show)
      (MIN_HOLD show)
      (MIN_LINE_WIDTH show)
      (MIN_NECK_WIDTH show)
      (MIN_NOISE_MARGIN show)
      (MIN_SETUP show)
      (Name show)
      (NET_PHYSICAL_TYPE show)
      (NET_SPACING_TYPE show)
      (NO_GLOSS show)
      (NO_PIN_ESCAPE show)
      (NO_RAT show)
      (NO_RIPUP show)
      (NO_ROUTE show)
      (NO_TEST show)
      (PROBE_NUMBER show)
      (PROPAGATION_DELAY show)
      (RELATIVE_PROPAGATION_DELAY show)
      (ROUTE_PRIORITY show)
      (SHIELD_NET show)
      (SHIELD_TYPE show)
      (STUB_LENGTH show)
      (SUBNET_NAME show)
      (TS_ALLOWED show)
      (VOLTAGE show)
      (VOLTAGE_LAYER show)
      (RATSNEST_SCHEDULE show))
    (Pins
      ("Is No Connect" show)
      (Name show)
      ("Net Name" show)
      (Number show)
     (NO_DRC show)
      (NO_PIN_ESCAPE show)
      (NO_SHAPE_CONNECT show)
      (NO_SWAP_PIN show)
      (PIN_ESCAPE show)
      ("Schematic Nets" "" "" 1)
      (Type show))
    ("Title Blocks"
      ("Cage Code" show)
      (Document show)
      (OrgName show)
      (OrgAddr1 show)
      (OrgAddr2 show)
      (OrgAddr3 show)
      (OrgAddr4 show)
      ("Page Number" show)
      ("Page Count" show)
      ("Page Create Date" show)
      ("Page Modify Date" show)
      (RevCode show)
      ("Schematic Create Date" show)
      ("Schematic Name" show)
      ("Source Library" show)
      ("Source Symbol" show)
      (Title show))
    (Ports
      ("Connected Net name" show)
      (Name show)
      ("Source Library" show)
      ("Source Symbol" show)
      (Type show))
    ("Flat Nets"
      (BUS_NAME show)
      (CLK_2OUT_MAX show)
      (CLK_2OUT_MIN show)
      (CLK_SKEW_MAX show)
      (CLK_SKEW_MIN show)
      (CLOCK_NET show)
      (DIFFERENTIAL_PAIR show)
      (ECL show)
      (ECL_TEMP show)
      (ELECTRICAL_CONSTRAINT_SET show)
      (EMC_CRITICAL_NET show)
      (ID show)
      (MAX_EXPOSED_LENGTH show)
      (MAX_FINAL_SETTLE show)
      (MAX_OVERSHOOT show)
      (MAX_SSN show)
      (MAX_UNDERSHOOT show)
      (MAX_VIA_COUNT show)
      (MAX_XTALK show)
      (MIN_BOND_LENGTH show)
      (MIN_HOLD show)
      (MIN_LINE_WIDTH show)
      (MIN_NECK_WIDTH show)
      (MIN_NOISE_MARGIN show)
      (MIN_SETUP show)
      (Name show)
      (NET_PHYSICAL_TYPE show)
      (NET_SCHEDULE show)
      (NET_SPACING_TYPE show)
      (NO_GLOSS show)
      (NO_PIN_ESCAPE show)
      (NO_RAT show)
      (NO_RIPUP show)
      (NO_ROUTE show)
      (NO_TEST show)
      (PROBE_NUMBER show)
      (PROPAGATION_DELAY show)
      (PULSE_PARAM show)
      (RATSNEST_SCHEDULE show)
      (RELATIVE_PROPAGATION_DELAY show)
      (ROUTE_PRIORITY show)
      (SHIELD_NET show)
      (SHIELD_TYPE show)
      (STUB_LENGTH show)
      (SUBNET_NAME show)
      (TIMING_DELAY_OVERRIDE show)
      (TOTAL_ETCH_LENGTH show)
      (TS_ALLOWED show)
      (VOLTAGE show)
      (VOLTAGE_LAYER show)
      (XTALK_ACTIVE_TIME show)
      (XTALK_IGNORE_NETS show)
      (XTALK_SENSITIVE_TIME show))
    (Globals "" "" 1))
  (Orcad-Layout
    (Parts
      (Value show)
      (Reference show)
      (Primitive show)
      (Name show)
      ("Power Pins Visible" show)
      ("PCB Footprint" show)
      (COMPFIXED show)
      (COMPGROUP show)
      (COMPKEY show)
      (COMPLOC show)
      (COMPLOCKED show)
      (COMPROT show)
      (COMPSIDE show)
      (FOOTPRINT show)
      (FPLIST show)
      (GATEGROUP show)
      (PARTNUM show)
      (PARTSHAPE show)
      (POWERPIN show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (ID show)
      (Name show)
      (CONNWIDTH show)
      (HIGHLIGHT show)
      (MAXWIDTH show)
      (MINWIDTH show)
      (NETGROUP show)
      (NETWEIGHT show)
      (PLANELAYERS show)
      (RECONNTYPE show)
      (ROUTELAYERS show)
      (SPACINGBYLAYER show)
      (TESTPOINT show)
      (VIAPERNET show)
      (WIDTH show)
      (WIDTHBYLAYER show))
    (Pins
      (Name show)
      (Type show)
      (ECLTYPE show)
      (PINGROUP show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show))
    (Ports
      (Name show)
      (Type show))
    ("Flat Nets" "" "" 1))
  ("Actel-Designer Part/Net Properties"
    (Parts
      (Reference show)
      (Value show)
      (ALSDONTTOUCH show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (ALSCRT show)
      (ALSENM show)
      (ALSPIN show)
      (ALSPRESERVE show))
    (Ports
      (Name show)
      (Type show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show))
    ("Flat Nets" "" "" 1))
  ("Altera-MAX+PLUS II Part Properties"
    (COMMENT Reference: MAX+plus II Version 8.0 Help, topic: Assigning)
    (COMMENT Resources in a Third-Party Design Editor)
    (Parts
      (Reference show)
      (Value show)
      (CHIP_PIN_LC show)
      (CLIQUE show)
      (LOGIC_OPTION show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show))
    (Ports
      (Name show)
      (Type show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show))
    ("Flat Nets" "" "" 1))
  ("Atmel-Figaro ATV40K I/O Macro Properties"
    (Parts
      (Reference show)
      (Value show)
      (THRESHOLD show)
      (SCHMITT show)
      (SLEWRATE show)
      (EXTRADELAY show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show))
    (Ports
      (Name show)
      (Type show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show))
    ("Flat Nets" "" "" 1))
  ("Atmel-Figaro ATV40K Dynamic Macro Properties"
    (Parts
      (Reference show)
      (Value show)
      (FUNCTIONG show)
      (FUNCTIONH show)
      (CLOCKEDGE show)
      (RSFUNCTION show)
      (RSPOLARITY show)
      (PRESERVE show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show))
    (Ports
      (Name show)
      (Type show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show))
    (Globals "" "" 1)
    (Aliases "" "" 1)
    ("Displayed Properties" "" "" 1)
    ("Flat Nets" "" "" 1))
  ("Lattice-ispEXPERT Compiler Part/Net Properties"
    (Parts
      (Reference show)
      (Value show)
      (LXOR2 show)
      (OPTIMIZE show)
      (PROTECT show)
      (REGTYPE show)
      (RESERVE_PIN show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (CLK show)
      (GROUP show)
      (PRESERVE show)
      (SAP/EAP show)
      (SCP/ECP show)
      (SLP/ELP show)
      (SNP/ENP show)
      (STP/ETP show)
      (CRIT show)
      (LOCK show)
      (OPENDRAIN show)
      (OUTDELAY show)
      (PULL show)
      (SLOWSLEW show)
      (VOLTAGE show))
    (Ports
      (Name show)
      (Type show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show)))
  ("Exemplar-Leonardo Local Synthesis Constraint"
    (Parts
      (Reference show)
      (Value show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (BUFFER_SIG show)
      (PAD show)
      (PIN_NUMBER show))
    (Ports
      (Name show)
      (Type show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show))
    (Aliases "" "" 1)
    ("Displayed Properties" "" "" 1))
  ("Xilinx-Alliance XC3x00A/L Part/Net Flag Attributes"
    (COMMENT Xilinx XACTstep vM1.xx)
    (COMMENT Xilinx, Libraries Guide, January 1998
      (vM1.5))
    (Parts
      (Reference show)
      (Value show)
      (BASE show)
      (BLKNM show)
      (CONFIG show)
      (DOUBLE show)
      (EQUATE_F show)
      (EQUATE_G show)
      (FAST show)
      (FILE show)
      (HBLKNM show)
      (INIT show)
      (KEEP show)
      (LOC show)
      (MAP show)
      (MAXDELAY show)
      (MAXSKEW show)
      (NOREDUCE show)
      (OPT_EFFORT show)
      (OPTIMIZE show)
      (PART show)
      (PERIOD show)
      (PROHIBIT show)
      (TIG show)
      (TNM show)
      (TPSYNC show)
      (TPTHRU show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (BLKNM show)
      (DOUBLE show)
      (FAST show)
      (HBLKNM show)
      (KEEP show)
      (LOC show)
      (MAXDELAY show)
      (MAXSKEW show)
      (NOREDUCE show)
      (PERIOD show)
      (S show)
      (TIG show)
      (TNM show)
      (TPSYNC show)
      (TPTHRU show))
    (Ports
      (Name show)
      (Type show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show))
    ("Displayed Properties" "" "" 1)
    (Aliases "" "" 1)
    (Globals "" "" 1))
  ("Xilinx-Alliance XC4000E Part/Net Flag Attributes"
    (COMMENT Xilinx XACTstep vM1.xx)
    (COMMENT Xilinx, Libraries Guide, January 1998
      (vM1.5))
    (Parts
      (Reference show)
      (Value show)
      (BLKNM show)
      (DECODE show)
      (DOUBLE show)
      (FAST show)
      (FILE show)
      (HBLKNM show)
      (HU_SET show)
      (INIT show)
      (KEEP show)
      (LOC show)
      (MAP show)
      (MAXDELAY show)
      (MAXSKEW show)
      (NODELAY show)
      (OPT_EFFORT show)
      (OPTIMIZE show)
      (PART show)
      (PERIOD show)
      (PROHIBIT show)
      (RLOC show)
      (RLOC_ORIGIN show)
      (RLOC_RANGE show)
      (TIG show)
      (TNM show)
      (TPSYNC show)
      (TPTHRU show)
      (U_SET show)
      (USE_RLOC show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (BLKNM show)
      (DECODE show)
      (DOUBLE show)
      (FAST show)
      (HBLKNM show)
      (HU_SET show)
      (KEEP show)
      (LOC show)
      (MAXDELAY show)
      (MAXSKEW show)
      (NODELAY show)
      (PERIOD show)
      (S show)
      (TIG show)
      (TNM show)
      (TPSYNC show)
      (TPTHRU show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    (Ports
      (Name show)
      (Type show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show)))
  ("Xilinx-Alliance XC4000X Part/Net Flag Attributes"
    (COMMENT Xilinx XACTstep vM1.xx)
    (COMMENT Xilinx, Libraries Guide, January 1998
      (vM1.5))
    (Parts
      (Reference show)
      (Value show)
      (BLKNM show)
      (DECODE show)
      (DOUBLE show)
      (DRIVE show)
      (FAST show)
      (FILE show)
      (HBLKNM show)
      (HU_SET show)
      (INIT show)
      (KEEP show)
      (LOC show)
      (MAP show)
      (MAXDELAY show)
      (MAXSKEW show)
      (MEDDELAY show)
      (NODELAY show)
      (OPT_EFFORT show)
      (OPTIMIZE show)
      (PART show)
      (PERIOD show)
      (PROHIBIT show)
      (RLOC show)
      (RLOC_ORIGIN show)
      (RLOC_RANGE show)
      (TIG show)
      (TNM show)
      (TPSYNC show)
      (TPTHRU show)
      (U_SET show)
      (USE_RLOC show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (BLKNM show)
      (DECODE show)
      (DOUBLE show)
      (DRIVE show)
      (FAST show)
      (HBLKNM show)
      (HU_SET show)
      (KEEP show)
      (LOC show)
      (MAP show)
      (MAXDELAY show)
      (MAXSKEW show)
      (MEDDELAY show)
      (NODELAY show)
      (PERIOD show)
      (S show)
      (TIG show)
      (TNM show)
      (TPSYNC show)
      (TPTHRU show))
    (Ports
      (Name show)
      (Type show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show))
    ("Displayed Properties" "" "" 1))
  ("Xilinx-Alliance XC5200 Part/Net Flag Attributes"
    (COMMENT Xilinx XACTstep vM1.xx)
    (COMMENT Xilinx, Libraries Guide, January 1998
      (vM1.5))
    (Parts
      (Reference show)
      (Value show)
      (BLKNM show)
      (DIVIDE1_BY show)
      (DIVIDE2_BY show)
      (FAST show)
      (FILE show)
      (HBLKNM show)
      (HU_SET show)
      (INREG show)
      (KEEP show)
      (LOC show)
      (MAP show)
      (MAXDELAY show)
      (MAXSKEW show)
      (OPT_EFFORT show)
      (OPTIMIZE show)
      (OUTREG show)
      (PART show)
      (PERIOD show)
      (PROHIBIT show)
      (RLOC show)
      (RLOC_ORIGIN show)
      (RLOC_RANGE show)
      (TIG show)
      (TNM show)
      (TPSYNC show)
      (TPTHRU show)
      (U_SET show)
      (USE_RLOC show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (BLKNM show)
      (DIVIDE1_BY show)
      (DIVIDE2_BY show)
      (FAST show)
      (HBLKNM show)
      (HU_SET show)
      (KEEP show)
      (LOC show)
      (MAXDELAY show)
      (MAXSKEW show)
      (PERIOD show)
      (S show)
      (TIG show)
      (TNM show)
      (TPSYNC show)
      (TPTHRU show))
    (Ports
      (Name show)
      (Type show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show))
    (Aliases "" "" 1)
    (Globals "" "" 1)
    ("Displayed Properties" "" "" 1))
  ("Xilinx-Alliance XC9500 Part/Net Flag Attributes"
    (COMMENT Xilinx XACTstep vM1.xx)
    (COMMENT Xilinx, Libraries Guide, January 1998
      (vM1.5))
    (Parts
      (Reference show)
      (Value show)
      (BUFG show)
      (COLLAPSE show)
      (FAST show)
      (FILE show)
      (INIT show)
      (KEEP show)
      (LOC show)
      (NOREDUCE show)
      (OFFSET show)
      (PART show)
      (PERIOD show)
      (PWR_MODE show)
      (SLOW show)
      (TNM show)
      (WIREAND show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (BUFG show)
      (COLLAPSE show)
      (FAST show)
      (INIT show)
      (KEEP show)
      (LOC show)
      (NOREDUCE show)
      (PERIOD show)
      (PWR_MODE show)
      (SLOW show)
      (TNM show)
      (WIREAND show))
    (Ports
      (Name show)
      (Type show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show)))
  ("Lucent-ORCA Foundry Part/Net Properties"
    (COMMENT Reference: Lucent ORCA Foundry User's Guide, Appendix B -
       PROPERTIES)
    (Parts
      (Reference show)
      (Value show)
      (COMP show)
      (DELAYMODE show)
      (DIN show)
      (DOUT show)
      (ENDPOINT show)
      (IBUFLEVEL show)
      (INITSTATE show)
      (GENERIC=INITVAL show)
      (LOAD show)
      (LOC show)
      (LUT show)
      (OBUFLEVEL show)
      (PFULCOK show)
      (SLEW show)
      (STARTPOINT show))
    ("Schematic Nets"
      (Name show)
      (BLOCKNET show)
      (BUS show)
      (CRITICAL show)
      (ENDPOINT show)
      (FREQUENCY show)
      (HALFLINE show)
      (LOC show)
      (LONGLINE show)
      (MAXDELAY show)
      (NOCLIP show)
      (NOMERGE show)
      (NONCRITICAL show)
      (PRI show)
      (STARTPOINT show))
    (Pins
      (Name show)
      (Type show))
    (Ports
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show)))
  (Orcad-PSpice
    (Parts "" 1 1
      (Color hide)
      (Designator hide)
      (Graphic hide)
      (ID hide)
      (Implementation hide)
      ("Implementation Path" hide)
      ("Implementation Type" hide)
      (Name hide)
      ("Part Reference" hide)
      ("Power Pins Visible" hide)
      ("Source Library" hide)
      ("Source Package" hide)
      ("PCB Footprint" hide)
      (PSpiceTemplate hide)
      (PSpiceOnly show)
      (Primitive hide)
      (Reference optional)
      (Value optional))
    (Pins "" "" 1
      ("BiasValue Current" hide))
    ("Schematic Nets" "" "" 1
      ("BiasValue Voltage" hide)
      (RELATIVE_PROPAGATION_DELAY show))
    ("Title Blocks" "" "" 1)
    (Globals "" "" 1
      ("Source Library" hide)
      ("Source Symbol" hide)
      (SDTSourceLibName hide))
    (Ports "" "" 1
      ("Source Library" hide)
      ("Source Symbol" hide))
    (Aliases "" "" 1
      (Name show))
    ("Displayed Properties" "" "" 1
      ("Property Name" show)
      (Value show)))
  ("Synplicity Synplify - Directives"
    (Parts
      (Reference show)
      (Value show)
      (black_box show)
      (black_box_pad_pin show)
      (black_box_tri_pins show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (syn_keep show)
      (syn_preserve show)
      (syn_state_machine show))
    (Ports
      (Name show)
      (Type show)
      (syn_preserve show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show)))
  ("Synplicity-Synplify Attributes"
    (Parts
      (Reference show)
      (Value show)
      (syn_noprune show)
      (syn_ramstyle show)
      (syn_useenables show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (syn_ramstyle show))
    (Ports
      (Name show)
      (Type show)
      (syn_isclock show)
      (syn_noclockbuf show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show))
    ("Displayed Properties" "" "" 1))
  ("Synplicity-Synplify Actel Specific"
    (Parts
      (Reference show)
      (Value show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (alspreserve show))
    (Ports
      (Name show)
      (Type show)
      (syn_maxfan show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show)))
  ("Synplicity-Synplify Altera Specific"
    (Parts
      (Reference show)
      (Value show)
      (altera_area show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (syn_direct_enable show))
    (Ports
      (Name show)
      (Type show)
      (altera_chip_pin_lc show)
      (syn_maxfan show)
      (syn_useioff show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show)))
  ("Synplicity-Synplify Lucent Specific"
    (Parts
      (Reference show)
      (Value show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (syn_maxfan show))
    (Ports
      (Name show)
      (Type show)
      (syn_maxfan show)
      (din show)
      (loc show)
      (orca_padtype show)
      (dout show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show)))
  ("Synplicity-Synplify Xilinx Specific"
    (Parts
      (Reference show)
      (Value show)
      (xc_uset show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show)
      (syn_direct_enable show))
    (Ports
      (Name show)
      (Type show)
      (syn_maxfan show)
      (xc_clockbuftype show)
      (xc_fast show)
      (xc_nodelay show)
      (xc_padtype show)
      (xc_pullup show)
      (xc_pulldown show)
      (xc_slow show)
      (xc_isgsr show)
      (xc_loc show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show))
    ("Displayed Properties" "" "" 1))
  (Allegro_SignalFlow_Routing
    (Parts
      (Reference show)
      (Value show)
      (xc_uset show)
      ("Implementation Type" show)
      (Implementation show)
      ("Implementation Path" show))
    ("Schematic Nets"
      (Name show))
    ("Flat Nets"
      (Name show)
      (PROPAGATION_DELAY show)
      (RATSNEST_SCHEDULE show)
      (RELATIVE_PROPAGATION_DELAY show))
    (Ports
      (Name show)
      (Type show)
      (syn_maxfan show)
      (xc_clockbuftype show)
      (xc_fast show)
      (xc_nodelay show)
      (xc_padtype show)
      (xc_pullup show)
      (xc_pulldown show)
      (xc_slow show)
      (xc_isgsr show)
      (xc_loc show))
    (Pins
      (Name show)
      (Type show))
    ("Title Blocks"
      (Document show)
      ("Cage Code" show)
      (OrgName show)
      ("Page Number" show)
      ("Page Count" show)
      (RevCode show)
      ("Schematic Create Date" show))
    (Globals "" "" 1)))

10:31 | 添加评论 | 固定链接 | 写入日志 | PCB设计相关

9月23日

Allegro元件封装(焊盘)制作方法总结

在Allegro系统中，建立一个零件（Symbol）之前，必须先建立零件的管脚（Pin）。元件封装大体上分两种，表贴和直插。针对不同的封装，需要制作不同的Padstack。

Allegro中Padstack主要包括以下部分。
1、PAD即元件的物理焊盘
pad有三种：

Regular Pad，规则焊盘（正片中）。可以是：Circle 圆型、Square 方型、Oblong 拉长圆型、Rectangle 矩型、Octagon 八边型、Shape形状（可以是任意形状）。
Thermal relief 热风焊盘（正负片中都可能存在）。可以是：Null（没有）、Circle 圆型、Square 方型、Oblong 拉长圆型、Rectangle 矩型、Octagon 八边型、flash形状（可以是任意形状）。
Anti pad 抗电边距（负片中使用），用于防止管脚与其他的网络相连。可以是：Null（没有）、Circle 圆型、Square 方型、Oblong 拉长圆型、Rectangle 矩型、Octagon 八边型、Shape形状（可以是任意形状）。

2、SOLDERMASK：阻焊层，使铜箔裸露而可以镀涂。
3、PASTEMASK：胶贴或钢网。
4、FILMMASK：预留层，用于添加用户需要添加的相应信息，根据需要使用。

表贴元件的封装焊盘，需要设置的层面及尺寸：
Regular Pad：
具体尺寸根据实际封装的大小进行相应调整后得到。推荐使用《IPC-SM-782A Surface Mount Design and Land Pattern Standard》中推荐的尺寸进行尺寸设计。同时推荐使用IPC-7351A LP Viewer。该软件包括目前常用的大多数SMD元件的封装。并给出其尺寸及焊盘设计尺寸。可以从www.pcblibraries.com免费下载。
Thermal Relief：
通常比Regular pad尺寸大20mil，如果Regular Pad尺寸小于40mil，根据需要适当减小。
Anti pad：
通常比Regular pad尺寸大20mil，如果Regular Pad尺寸小于40mil，根据需要适当减小。
SOLDERMASK：
通常比Regular Pad尺寸大4mil。
PASTEMASK：
通常比Regular Pad尺寸大4mil。
FILMMASK：
似乎很少用到，暂时与SOLDERMASK 直径一样。

直插元件的封装焊盘，需要设置的层面及尺寸：
所需要层面：

Regular Pad
Thermal Relief
Anti pad
SOLDERMASK
PASTEMASK
FILMMASK

1）BEGIN LAYER-----Thermal Relief Pad和Anti Pad比实际焊盘做大0.5mm
2）END LAYER与BEGIN LAYER一样设置
2）DEFAULT INTERNAL尺寸如下
其中尺寸如下：
DRILL_SIZE >= PHYSICAL_PIN_SIZE + 10MIL
Regular Pad >= DRILL_SIZE + 16MIL (DRILL_SIZE<50)（0.4mm 1.27）
Regular Pad >= DRILL_SIZE + 30MIL (DRILL_SIZE>=50)（0.76mm 1.27）
Regular Pad >= DRILL_SIZE + 40MIL (钻孔为矩形或椭圆形时)（1mm）
Thermal Pad = TRaXbXc-d其中TRaXbXc-d为Flash的名称（后面有介绍）
Anti Pad = DRILL_SIZE + 30MIL 0.76mm
SOLDERMASK = Regular_Pad + 6MIL 0.15mm
PASTEMASK = Regular Pad   （可以不要）
•Flash Name: TRaXbXc-d
其中：
a. Inner Diameter: Drill Size + 16MIL
b. Outer Diameter: Drill Size + 30MIL
c. Wed Open:    12 (当DRILL_SIZE = 10MIL以下）
                            15 (当DRILL_SIZE = 11~40MIL）
                            20 (当DRILL_SIZE = 41~70MIL）
                            30 (当DRILL_SIZE = 71~170 MIL）
                            40 (当DRILL_SIZE = 171 MIL以上）
也有这种说法：至于flash的开口宽度，则要根据圆周率计算一下，保证连接处的宽度不小于10mil。公式为：
DRILL SIZE × Sin30°﹙正弦函数30度﹚批注[B.K.1]:那不就是1/2？有待商榷
d.Angle:45

图 1 通孔焊盘（图中的Thermal Relief使用Flash）
PCB 元件(Symbol)的必要的 CLASS/SUBCLASS
*这些层在添加pad时已经添加，无需额外添加。其他层需要在Allegro中建立封装时添加。
**对于PLACE_BOUND_TOP，DIP元件要比零件框大1mm SMD的话是0.2mm
注：这些层除标明必要外，其他的层可以不包括在内。另外其他层可以视情况添加进来。

序号

CLASS

SUBCLASS

元件要素

备注

Eth

Top

Pad/PIN(通孔或表贴孔)

Shape（贴片IC 下的散热铜箔）

必要、有导电性

Eth

Bottom

Pad/PIN（通孔或盲孔）

视需要而定、有导电性

Package Geometry

Pin_Number

映射原理图元件的 pin 号。

如果 PAD没标号，表示原理图不关心这个 pin 或是机械孔。

必要

Ref Des

Silkscreen_Top

元件的位号。

必要

Component Value

Silkscreen_Top

元件型号或元件值。

必要

Package Geometry

Silkscreen_Top

元件外形和说明：线条、弧、字、Shape 等。

必要

Package Geometry

Place_Bound_Top**

元件占地区域和高度。

必要

Route Keepout

Top

禁止布线区

视需要而定

Via Keepout

Top

禁止放过孔区

视需要而定

备注：
1.Regular pad，thermal relief，anti pad的概念和使用方法
答：Regular pad(正规焊盘）主要是与top layer，bottom layer，internal layer等所有的正片进行连接（包括布线和覆铜）。一般应用在顶层，底层，和信号层，因为这些层较多用正片。
thermal relief（热风焊盘），anti pad（隔离盘），主要是与负片进行连接和隔离绝缘。一般应用在VCC或GND等内电层，因为这些层较多用负片。但是我们在begin layer和end layer也设置thermal relief（热风焊盘），anti pad（隔离盘）的参数，那是因为begin layer和end layer也有可能做内电层，也有可能是负片。
    综上所述，也就是说，对于一个固定焊盘的连接，如果你这一层是正片，那么就是通过你设置的Regular pad与这个焊盘连接，thermal relief（热风焊盘），anti pad（隔离盘）在这一层无任何作用。
    如果这一层是负片，就是通过thermal relief（热风焊盘），anti pad（隔离盘）来进行连接和隔离，Regular pad在这一层无任何作用。
    当然，一个焊盘也可以用Regular pad与top layer的正片同网络相连，同时，用thermal relief（热风焊盘）与GND内电层的负片同网络相连。

2.正片和负片的概念
答：正片和负片只是指一个层的两种不同的显示效果。无论你这一层是设置正片还是负片，作出来的PCB板是一样的。只是在cadence处理的过程中，数据量，DRC检测，以及软件的处理过程不同而已。
只是一个事物的两种表达方式。就像一个兄弟发的帖子上面说的，正片就是，你看到什么，就是什么，你看到布线就是布线，是真是存在的。
负片就是，你看到什么，就没有什么，你看到的，恰恰是需要腐蚀掉的铜皮。

3.正片和负片时，应如何使用和设置（Regular pad，thermal relief，anti pad）这三种焊盘
答：我们在制作pad时，最好把flash做好，把三个参数全部设置上，无论你做正片还是负片，都是一劳永逸。如果不用负片，那么，恭喜你，你可以和flash说拜拜了。
    如果在做焊盘的时候,你内层不做花焊盘,那么在多层板的如果电源层是负片的话就不会有花焊盘出现,必须前期做了才会有.如果反过来,前期做了,但出图的时候不想要花焊盘,可以直接在art work负片中设置去掉花焊盘。
    当然你电源层也可以采用正片直接铺铜的方式,铺洞时设置孔的连着方式等参数,也可达到花焊盘的效果,这样在做焊盘的时候不做花焊盘也可以通过设置孔的连接方式达到花焊盘的效果。设置方法：shape—global dynamic parameter－Thermal relief connects里进行相应设置。
    每个管脚可以拥有所有类型的pad（Regular, thermal relief, anti-pad and custom shapes），这些pad将应用于设计中的各个走线层。对于artwork层中的负片，allegro将使用thermal relief和anti-pad。而对于正片，allegro只使用Regular pad。这些工作是allegro在生成光绘文件时，自动选择的。
    每一层中都有可能指定Regular Thermal relief及Anti-pad是出于以下考虑：在出光绘文件时，当该层中与该焊盘相连通的是一般走线，那么，在正片布线层中，Allegro将决定使用Regular焊盘。如果是敷铜，则使用Thermal relief焊盘，如果不能与之相连，则使用Anti-pad。具体使用由Allegro决定。

17:10 | 添加评论 | 固定链接 | 写入日志 | PCB设计相关

Cadence ORCAD CAPTURE元件库介绍

AMPLIFIER.OLB
共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。

ARITHMETIC.OLB
共182个零件，存放逻辑运算IC，如TC4032B，74LS85等。

ATOD.OLB
共618个零件，存放A/D转换IC，如ADC0804，TC7109等。

BUS DRIVERTRANSCEIVER.OLB
共632个零件，存放汇流排驱动IC，如74LS244，74LS373等数字IC。

CAPSYM.OLB
共35个零件，存放电源，地，输入输出口，标题栏等。

CONNECTOR.OLB
共816个零件，存放连接器，如4 HEADER，CON AT62，RCA JACK等。

COUNTER.OLB
共182个零件，存放计数器IC，如74LS90，CD4040B。

DISCRETE.OLB
共872个零件，存放分立式元件，如电阻，电容，电感，开关，变压器等常用零件。

DRAM.OLB
共623个零件，存放动态存储器，如TMS44C256，MN41100-10等。

ELECTRO MECHANICAL.OLB
共6个零件，存放马达，断路器等电机类元件。

FIFO.OLB
共177个零件，存放先进先出资料暂存器，如40105，SN74LS232。

FILTRE.OLB
共80个零件，存放滤波器类元件，如MAX270，LTC1065等。

FPGA.OLB
存放可编程逻辑器件，如XC6216/LCC。

GATE.OLB
共691个零件，存放逻辑门（含CMOS和TLL）。

LATCH.OLB
共305个零件，存放锁存器，如4013，74LS73，74LS76等。

LINE DRIVER RECEIVER.OLB
共380个零件，存放线控驱动与接收器。如SN75125，DS275等。

MECHANICAL.OLB
共110个零件，存放机构图件，如M HOLE 2，PGASOC-15-F等。

MICROCONTROLLER.OLB
共523个零件，存放单晶片微处理器，如68HC11，AT89C51等。

MICRO PROCESSOR.OLB
共288个零件，存放微处理器，如80386，Z80180等。

MISC.OLB
共1567个零件，存放杂项图件，如电表（METER MA），微处理器周边（Z80-DMA）等未分类的零件。

MISC2.OLB
共772个零件，存放杂项图件，如TP3071，ZSD100等未分类零件。

MISCLINEAR.OLB
共365个零件，存放线性杂项图件（未分类），如14573，4127，VFC32等。

MISCMEMORY.OLB
共278个零件，存放记忆体杂项图件（未分类），如28F020，X76F041等。

MISCPOWER.OLB
共222个零件，存放高功率杂项图件（未分类），如REF-01，PWR505，TPS67341等。

MUXDECODER.OLB
共449个零件，存放解码器，如4511，4555，74AC157等。

OPAMP.OLB
共610个零件，存放运放，如101，1458，UA741等。

PASSIVEFILTER.OLB
共14个零件，存放被动式滤波器，如DIGNSFILTER，RS1517T，LINE FILTER等。

PLD.OLB
共355个零件，存放可编程逻辑器件，如22V10，10H8等。

PROM.OLB
共811个零件，存放只读记忆体运算放大器，如18SA46，XL93C46等。

REGULATOR.OLB
共549个零件，存放稳压IC，如78xxx，79xxx等。

SHIFTREGISTER.OLB
共610个零件，存放移位寄存器，如4006，SNLS91等。

SRAM.OLB
共691个零件，存放静态存储器，如MCM6164，P4C116等。

TRANSISTOR.OLB
共210个零件，存放晶体管（含FET，UJT，PUT等），如2N2222A，2N2905等。

9:29 | 添加评论 | 固定链接 | 写入日志 | PCB设计相关